source: arduino-1-6-7/trunk/fuentes/arduino-ide-amd64/hardware/tools/avr/lib/gcc/avr/4.9.2/plugin/include/genrtl.h @ 4837

Last change on this file since 4837 was 4837, checked in by daduve, 2 years ago

Adding new version

File size: 34.8 KB
Line 
1/* Generated automatically by gengenrtl from rtl.def.  */
2
3#ifndef GCC_GENRTL_H
4#define GCC_GENRTL_H
5
6#include "statistics.h"
7
8static inline rtx
9gen_rtx_fmt_0_stat (RTX_CODE code, enum machine_mode mode MEM_STAT_DECL)
10{
11  rtx rt;
12  rt = rtx_alloc_stat (code PASS_MEM_STAT);
13
14  PUT_MODE (rt, mode);
15  X0EXP (rt, 0) = NULL_RTX;
16
17  return rt;
18}
19
20#define gen_rtx_fmt_0(c, m)\
21        gen_rtx_fmt_0_stat (c, m MEM_STAT_INFO)
22
23static inline rtx
24gen_rtx_fmt_ee_stat (RTX_CODE code, enum machine_mode mode,
25        rtx arg0,
26        rtx arg1 MEM_STAT_DECL)
27{
28  rtx rt;
29  rt = rtx_alloc_stat (code PASS_MEM_STAT);
30
31  PUT_MODE (rt, mode);
32  XEXP (rt, 0) = arg0;
33  XEXP (rt, 1) = arg1;
34
35  return rt;
36}
37
38#define gen_rtx_fmt_ee(c, m, p0, p1)\
39        gen_rtx_fmt_ee_stat (c, m, p0, p1 MEM_STAT_INFO)
40
41static inline rtx
42gen_rtx_fmt_ue_stat (RTX_CODE code, enum machine_mode mode,
43        rtx arg0,
44        rtx arg1 MEM_STAT_DECL)
45{
46  rtx rt;
47  rt = rtx_alloc_stat (code PASS_MEM_STAT);
48
49  PUT_MODE (rt, mode);
50  XEXP (rt, 0) = arg0;
51  XEXP (rt, 1) = arg1;
52
53  return rt;
54}
55
56#define gen_rtx_fmt_ue(c, m, p0, p1)\
57        gen_rtx_fmt_ue_stat (c, m, p0, p1 MEM_STAT_INFO)
58
59static inline rtx
60gen_rtx_fmt_ie_stat (RTX_CODE code, enum machine_mode mode,
61        int arg0,
62        rtx arg1 MEM_STAT_DECL)
63{
64  rtx rt;
65  rt = rtx_alloc_stat (code PASS_MEM_STAT);
66
67  PUT_MODE (rt, mode);
68  XINT (rt, 0) = arg0;
69  XEXP (rt, 1) = arg1;
70
71  return rt;
72}
73
74#define gen_rtx_fmt_ie(c, m, p0, p1)\
75        gen_rtx_fmt_ie_stat (c, m, p0, p1 MEM_STAT_INFO)
76
77static inline rtx
78gen_rtx_fmt_E_stat (RTX_CODE code, enum machine_mode mode,
79        rtvec arg0 MEM_STAT_DECL)
80{
81  rtx rt;
82  rt = rtx_alloc_stat (code PASS_MEM_STAT);
83
84  PUT_MODE (rt, mode);
85  XVEC (rt, 0) = arg0;
86
87  return rt;
88}
89
90#define gen_rtx_fmt_E(c, m, p0)\
91        gen_rtx_fmt_E_stat (c, m, p0 MEM_STAT_INFO)
92
93static inline rtx
94gen_rtx_fmt_i_stat (RTX_CODE code, enum machine_mode mode,
95        int arg0 MEM_STAT_DECL)
96{
97  rtx rt;
98  rt = rtx_alloc_stat (code PASS_MEM_STAT);
99
100  PUT_MODE (rt, mode);
101  XINT (rt, 0) = arg0;
102
103  return rt;
104}
105
106#define gen_rtx_fmt_i(c, m, p0)\
107        gen_rtx_fmt_i_stat (c, m, p0 MEM_STAT_INFO)
108
109static inline rtx
110gen_rtx_fmt_iuuBeiie_stat (RTX_CODE code, enum machine_mode mode,
111        int arg0,
112        rtx arg1,
113        rtx arg2,
114        basic_block arg3,
115        rtx arg4,
116        int arg5,
117        int arg6,
118        rtx arg7 MEM_STAT_DECL)
119{
120  rtx rt;
121  rt = rtx_alloc_stat (code PASS_MEM_STAT);
122
123  PUT_MODE (rt, mode);
124  XINT (rt, 0) = arg0;
125  XEXP (rt, 1) = arg1;
126  XEXP (rt, 2) = arg2;
127  XBBDEF (rt, 3) = arg3;
128  XEXP (rt, 4) = arg4;
129  XINT (rt, 5) = arg5;
130  XINT (rt, 6) = arg6;
131  XEXP (rt, 7) = arg7;
132
133  return rt;
134}
135
136#define gen_rtx_fmt_iuuBeiie(c, m, p0, p1, p2, p3, p4, p5, p6, p7)\
137        gen_rtx_fmt_iuuBeiie_stat (c, m, p0, p1, p2, p3, p4, p5, p6, p7 MEM_STAT_INFO)
138
139static inline rtx
140gen_rtx_fmt_iuuBeiie0_stat (RTX_CODE code, enum machine_mode mode,
141        int arg0,
142        rtx arg1,
143        rtx arg2,
144        basic_block arg3,
145        rtx arg4,
146        int arg5,
147        int arg6,
148        rtx arg7 MEM_STAT_DECL)
149{
150  rtx rt;
151  rt = rtx_alloc_stat (code PASS_MEM_STAT);
152
153  PUT_MODE (rt, mode);
154  XINT (rt, 0) = arg0;
155  XEXP (rt, 1) = arg1;
156  XEXP (rt, 2) = arg2;
157  XBBDEF (rt, 3) = arg3;
158  XEXP (rt, 4) = arg4;
159  XINT (rt, 5) = arg5;
160  XINT (rt, 6) = arg6;
161  XEXP (rt, 7) = arg7;
162  X0EXP (rt, 8) = NULL_RTX;
163
164  return rt;
165}
166
167#define gen_rtx_fmt_iuuBeiie0(c, m, p0, p1, p2, p3, p4, p5, p6, p7)\
168        gen_rtx_fmt_iuuBeiie0_stat (c, m, p0, p1, p2, p3, p4, p5, p6, p7 MEM_STAT_INFO)
169
170static inline rtx
171gen_rtx_fmt_iuuBeiiee_stat (RTX_CODE code, enum machine_mode mode,
172        int arg0,
173        rtx arg1,
174        rtx arg2,
175        basic_block arg3,
176        rtx arg4,
177        int arg5,
178        int arg6,
179        rtx arg7,
180        rtx arg8 MEM_STAT_DECL)
181{
182  rtx rt;
183  rt = rtx_alloc_stat (code PASS_MEM_STAT);
184
185  PUT_MODE (rt, mode);
186  XINT (rt, 0) = arg0;
187  XEXP (rt, 1) = arg1;
188  XEXP (rt, 2) = arg2;
189  XBBDEF (rt, 3) = arg3;
190  XEXP (rt, 4) = arg4;
191  XINT (rt, 5) = arg5;
192  XINT (rt, 6) = arg6;
193  XEXP (rt, 7) = arg7;
194  XEXP (rt, 8) = arg8;
195
196  return rt;
197}
198
199#define gen_rtx_fmt_iuuBeiiee(c, m, p0, p1, p2, p3, p4, p5, p6, p7, p8)\
200        gen_rtx_fmt_iuuBeiiee_stat (c, m, p0, p1, p2, p3, p4, p5, p6, p7, p8 MEM_STAT_INFO)
201
202static inline rtx
203gen_rtx_fmt_iuuBe0000_stat (RTX_CODE code, enum machine_mode mode,
204        int arg0,
205        rtx arg1,
206        rtx arg2,
207        basic_block arg3,
208        rtx arg4 MEM_STAT_DECL)
209{
210  rtx rt;
211  rt = rtx_alloc_stat (code PASS_MEM_STAT);
212
213  PUT_MODE (rt, mode);
214  XINT (rt, 0) = arg0;
215  XEXP (rt, 1) = arg1;
216  XEXP (rt, 2) = arg2;
217  XBBDEF (rt, 3) = arg3;
218  XEXP (rt, 4) = arg4;
219  X0EXP (rt, 5) = NULL_RTX;
220  X0EXP (rt, 6) = NULL_RTX;
221  X0EXP (rt, 7) = NULL_RTX;
222  X0EXP (rt, 8) = NULL_RTX;
223
224  return rt;
225}
226
227#define gen_rtx_fmt_iuuBe0000(c, m, p0, p1, p2, p3, p4)\
228        gen_rtx_fmt_iuuBe0000_stat (c, m, p0, p1, p2, p3, p4 MEM_STAT_INFO)
229
230static inline rtx
231gen_rtx_fmt_iuu00000_stat (RTX_CODE code, enum machine_mode mode,
232        int arg0,
233        rtx arg1,
234        rtx arg2 MEM_STAT_DECL)
235{
236  rtx rt;
237  rt = rtx_alloc_stat (code PASS_MEM_STAT);
238
239  PUT_MODE (rt, mode);
240  XINT (rt, 0) = arg0;
241  XEXP (rt, 1) = arg1;
242  XEXP (rt, 2) = arg2;
243  X0EXP (rt, 3) = NULL_RTX;
244  X0EXP (rt, 4) = NULL_RTX;
245  X0EXP (rt, 5) = NULL_RTX;
246  X0EXP (rt, 6) = NULL_RTX;
247  X0EXP (rt, 7) = NULL_RTX;
248
249  return rt;
250}
251
252#define gen_rtx_fmt_iuu00000(c, m, p0, p1, p2)\
253        gen_rtx_fmt_iuu00000_stat (c, m, p0, p1, p2 MEM_STAT_INFO)
254
255static inline rtx
256gen_rtx_fmt_iuuB00is_stat (RTX_CODE code, enum machine_mode mode,
257        int arg0,
258        rtx arg1,
259        rtx arg2,
260        basic_block arg3,
261        int arg4,
262        const char *arg5 MEM_STAT_DECL)
263{
264  rtx rt;
265  rt = rtx_alloc_stat (code PASS_MEM_STAT);
266
267  PUT_MODE (rt, mode);
268  XINT (rt, 0) = arg0;
269  XEXP (rt, 1) = arg1;
270  XEXP (rt, 2) = arg2;
271  XBBDEF (rt, 3) = arg3;
272  X0EXP (rt, 4) = NULL_RTX;
273  X0EXP (rt, 5) = NULL_RTX;
274  XINT (rt, 6) = arg4;
275  XSTR (rt, 7) = arg5;
276
277  return rt;
278}
279
280#define gen_rtx_fmt_iuuB00is(c, m, p0, p1, p2, p3, p4, p5)\
281        gen_rtx_fmt_iuuB00is_stat (c, m, p0, p1, p2, p3, p4, p5 MEM_STAT_INFO)
282
283static inline rtx
284gen_rtx_fmt_si_stat (RTX_CODE code, enum machine_mode mode,
285        const char *arg0,
286        int arg1 MEM_STAT_DECL)
287{
288  rtx rt;
289  rt = rtx_alloc_stat (code PASS_MEM_STAT);
290
291  PUT_MODE (rt, mode);
292  XSTR (rt, 0) = arg0;
293  XINT (rt, 1) = arg1;
294
295  return rt;
296}
297
298#define gen_rtx_fmt_si(c, m, p0, p1)\
299        gen_rtx_fmt_si_stat (c, m, p0, p1 MEM_STAT_INFO)
300
301static inline rtx
302gen_rtx_fmt_ssiEEEi_stat (RTX_CODE code, enum machine_mode mode,
303        const char *arg0,
304        const char *arg1,
305        int arg2,
306        rtvec arg3,
307        rtvec arg4,
308        rtvec arg5,
309        int arg6 MEM_STAT_DECL)
310{
311  rtx rt;
312  rt = rtx_alloc_stat (code PASS_MEM_STAT);
313
314  PUT_MODE (rt, mode);
315  XSTR (rt, 0) = arg0;
316  XSTR (rt, 1) = arg1;
317  XINT (rt, 2) = arg2;
318  XVEC (rt, 3) = arg3;
319  XVEC (rt, 4) = arg4;
320  XVEC (rt, 5) = arg5;
321  XINT (rt, 6) = arg6;
322
323  return rt;
324}
325
326#define gen_rtx_fmt_ssiEEEi(c, m, p0, p1, p2, p3, p4, p5, p6)\
327        gen_rtx_fmt_ssiEEEi_stat (c, m, p0, p1, p2, p3, p4, p5, p6 MEM_STAT_INFO)
328
329static inline rtx
330gen_rtx_fmt_Ei_stat (RTX_CODE code, enum machine_mode mode,
331        rtvec arg0,
332        int arg1 MEM_STAT_DECL)
333{
334  rtx rt;
335  rt = rtx_alloc_stat (code PASS_MEM_STAT);
336
337  PUT_MODE (rt, mode);
338  XVEC (rt, 0) = arg0;
339  XINT (rt, 1) = arg1;
340
341  return rt;
342}
343
344#define gen_rtx_fmt_Ei(c, m, p0, p1)\
345        gen_rtx_fmt_Ei_stat (c, m, p0, p1 MEM_STAT_INFO)
346
347static inline rtx
348gen_rtx_fmt_eEee0_stat (RTX_CODE code, enum machine_mode mode,
349        rtx arg0,
350        rtvec arg1,
351        rtx arg2,
352        rtx arg3 MEM_STAT_DECL)
353{
354  rtx rt;
355  rt = rtx_alloc_stat (code PASS_MEM_STAT);
356
357  PUT_MODE (rt, mode);
358  XEXP (rt, 0) = arg0;
359  XVEC (rt, 1) = arg1;
360  XEXP (rt, 2) = arg2;
361  XEXP (rt, 3) = arg3;
362  X0EXP (rt, 4) = NULL_RTX;
363
364  return rt;
365}
366
367#define gen_rtx_fmt_eEee0(c, m, p0, p1, p2, p3)\
368        gen_rtx_fmt_eEee0_stat (c, m, p0, p1, p2, p3 MEM_STAT_INFO)
369
370static inline rtx
371gen_rtx_fmt_eee_stat (RTX_CODE code, enum machine_mode mode,
372        rtx arg0,
373        rtx arg1,
374        rtx arg2 MEM_STAT_DECL)
375{
376  rtx rt;
377  rt = rtx_alloc_stat (code PASS_MEM_STAT);
378
379  PUT_MODE (rt, mode);
380  XEXP (rt, 0) = arg0;
381  XEXP (rt, 1) = arg1;
382  XEXP (rt, 2) = arg2;
383
384  return rt;
385}
386
387#define gen_rtx_fmt_eee(c, m, p0, p1, p2)\
388        gen_rtx_fmt_eee_stat (c, m, p0, p1, p2 MEM_STAT_INFO)
389
390static inline rtx
391gen_rtx_fmt_e_stat (RTX_CODE code, enum machine_mode mode,
392        rtx arg0 MEM_STAT_DECL)
393{
394  rtx rt;
395  rt = rtx_alloc_stat (code PASS_MEM_STAT);
396
397  PUT_MODE (rt, mode);
398  XEXP (rt, 0) = arg0;
399
400  return rt;
401}
402
403#define gen_rtx_fmt_e(c, m, p0)\
404        gen_rtx_fmt_e_stat (c, m, p0 MEM_STAT_INFO)
405
406static inline rtx
407gen_rtx_fmt__stat (RTX_CODE code, enum machine_mode mode MEM_STAT_DECL)
408{
409  rtx rt;
410  rt = rtx_alloc_stat (code PASS_MEM_STAT);
411
412  PUT_MODE (rt, mode);
413
414  return rt;
415}
416
417#define gen_rtx_fmt_(c, m)\
418        gen_rtx_fmt__stat (c, m MEM_STAT_INFO)
419
420static inline rtx
421gen_rtx_fmt_w_stat (RTX_CODE code, enum machine_mode mode,
422        HOST_WIDE_INT arg0 MEM_STAT_DECL)
423{
424  rtx rt;
425  rt = rtx_alloc_stat (code PASS_MEM_STAT);
426
427  PUT_MODE (rt, mode);
428  XWINT (rt, 0) = arg0;
429
430  return rt;
431}
432
433#define gen_rtx_fmt_w(c, m, p0)\
434        gen_rtx_fmt_w_stat (c, m, p0 MEM_STAT_INFO)
435
436static inline rtx
437gen_rtx_fmt_www_stat (RTX_CODE code, enum machine_mode mode,
438        HOST_WIDE_INT arg0,
439        HOST_WIDE_INT arg1,
440        HOST_WIDE_INT arg2 MEM_STAT_DECL)
441{
442  rtx rt;
443  rt = rtx_alloc_stat (code PASS_MEM_STAT);
444
445  PUT_MODE (rt, mode);
446  XWINT (rt, 0) = arg0;
447  XWINT (rt, 1) = arg1;
448  XWINT (rt, 2) = arg2;
449
450  return rt;
451}
452
453#define gen_rtx_fmt_www(c, m, p0, p1, p2)\
454        gen_rtx_fmt_www_stat (c, m, p0, p1, p2 MEM_STAT_INFO)
455
456static inline rtx
457gen_rtx_fmt_s_stat (RTX_CODE code, enum machine_mode mode,
458        const char *arg0 MEM_STAT_DECL)
459{
460  rtx rt;
461  rt = rtx_alloc_stat (code PASS_MEM_STAT);
462
463  PUT_MODE (rt, mode);
464  XSTR (rt, 0) = arg0;
465
466  return rt;
467}
468
469#define gen_rtx_fmt_s(c, m, p0)\
470        gen_rtx_fmt_s_stat (c, m, p0 MEM_STAT_INFO)
471
472static inline rtx
473gen_rtx_fmt_i00_stat (RTX_CODE code, enum machine_mode mode,
474        int arg0 MEM_STAT_DECL)
475{
476  rtx rt;
477  rt = rtx_alloc_stat (code PASS_MEM_STAT);
478
479  PUT_MODE (rt, mode);
480  XINT (rt, 0) = arg0;
481  X0EXP (rt, 1) = NULL_RTX;
482  X0EXP (rt, 2) = NULL_RTX;
483
484  return rt;
485}
486
487#define gen_rtx_fmt_i00(c, m, p0)\
488        gen_rtx_fmt_i00_stat (c, m, p0 MEM_STAT_INFO)
489
490static inline rtx
491gen_rtx_fmt_ei_stat (RTX_CODE code, enum machine_mode mode,
492        rtx arg0,
493        int arg1 MEM_STAT_DECL)
494{
495  rtx rt;
496  rt = rtx_alloc_stat (code PASS_MEM_STAT);
497
498  PUT_MODE (rt, mode);
499  XEXP (rt, 0) = arg0;
500  XINT (rt, 1) = arg1;
501
502  return rt;
503}
504
505#define gen_rtx_fmt_ei(c, m, p0, p1)\
506        gen_rtx_fmt_ei_stat (c, m, p0, p1 MEM_STAT_INFO)
507
508static inline rtx
509gen_rtx_fmt_e0_stat (RTX_CODE code, enum machine_mode mode,
510        rtx arg0 MEM_STAT_DECL)
511{
512  rtx rt;
513  rt = rtx_alloc_stat (code PASS_MEM_STAT);
514
515  PUT_MODE (rt, mode);
516  XEXP (rt, 0) = arg0;
517  X0EXP (rt, 1) = NULL_RTX;
518
519  return rt;
520}
521
522#define gen_rtx_fmt_e0(c, m, p0)\
523        gen_rtx_fmt_e0_stat (c, m, p0 MEM_STAT_INFO)
524
525static inline rtx
526gen_rtx_fmt_u_stat (RTX_CODE code, enum machine_mode mode,
527        rtx arg0 MEM_STAT_DECL)
528{
529  rtx rt;
530  rt = rtx_alloc_stat (code PASS_MEM_STAT);
531
532  PUT_MODE (rt, mode);
533  XEXP (rt, 0) = arg0;
534
535  return rt;
536}
537
538#define gen_rtx_fmt_u(c, m, p0)\
539        gen_rtx_fmt_u_stat (c, m, p0 MEM_STAT_INFO)
540
541static inline rtx
542gen_rtx_fmt_s00_stat (RTX_CODE code, enum machine_mode mode,
543        const char *arg0 MEM_STAT_DECL)
544{
545  rtx rt;
546  rt = rtx_alloc_stat (code PASS_MEM_STAT);
547
548  PUT_MODE (rt, mode);
549  XSTR (rt, 0) = arg0;
550  X0EXP (rt, 1) = NULL_RTX;
551  X0EXP (rt, 2) = NULL_RTX;
552
553  return rt;
554}
555
556#define gen_rtx_fmt_s00(c, m, p0)\
557        gen_rtx_fmt_s00_stat (c, m, p0 MEM_STAT_INFO)
558
559static inline rtx
560gen_rtx_fmt_tei_stat (RTX_CODE code, enum machine_mode mode,
561        tree arg0,
562        rtx arg1,
563        int arg2 MEM_STAT_DECL)
564{
565  rtx rt;
566  rt = rtx_alloc_stat (code PASS_MEM_STAT);
567
568  PUT_MODE (rt, mode);
569  XTREE (rt, 0) = arg0;
570  XEXP (rt, 1) = arg1;
571  XINT (rt, 2) = arg2;
572
573  return rt;
574}
575
576#define gen_rtx_fmt_tei(c, m, p0, p1, p2)\
577        gen_rtx_fmt_tei_stat (c, m, p0, p1, p2 MEM_STAT_INFO)
578
579static inline rtx
580gen_rtx_fmt_t_stat (RTX_CODE code, enum machine_mode mode,
581        tree arg0 MEM_STAT_DECL)
582{
583  rtx rt;
584  rt = rtx_alloc_stat (code PASS_MEM_STAT);
585
586  PUT_MODE (rt, mode);
587  XTREE (rt, 0) = arg0;
588
589  return rt;
590}
591
592#define gen_rtx_fmt_t(c, m, p0)\
593        gen_rtx_fmt_t_stat (c, m, p0 MEM_STAT_INFO)
594
595static inline rtx
596gen_rtx_fmt_iss_stat (RTX_CODE code, enum machine_mode mode,
597        int arg0,
598        const char *arg1,
599        const char *arg2 MEM_STAT_DECL)
600{
601  rtx rt;
602  rt = rtx_alloc_stat (code PASS_MEM_STAT);
603
604  PUT_MODE (rt, mode);
605  XINT (rt, 0) = arg0;
606  XSTR (rt, 1) = arg1;
607  XSTR (rt, 2) = arg2;
608
609  return rt;
610}
611
612#define gen_rtx_fmt_iss(c, m, p0, p1, p2)\
613        gen_rtx_fmt_iss_stat (c, m, p0, p1, p2 MEM_STAT_INFO)
614
615static inline rtx
616gen_rtx_fmt_is_stat (RTX_CODE code, enum machine_mode mode,
617        int arg0,
618        const char *arg1 MEM_STAT_DECL)
619{
620  rtx rt;
621  rt = rtx_alloc_stat (code PASS_MEM_STAT);
622
623  PUT_MODE (rt, mode);
624  XINT (rt, 0) = arg0;
625  XSTR (rt, 1) = arg1;
626
627  return rt;
628}
629
630#define gen_rtx_fmt_is(c, m, p0, p1)\
631        gen_rtx_fmt_is_stat (c, m, p0, p1 MEM_STAT_INFO)
632
633static inline rtx
634gen_rtx_fmt_isE_stat (RTX_CODE code, enum machine_mode mode,
635        int arg0,
636        const char *arg1,
637        rtvec arg2 MEM_STAT_DECL)
638{
639  rtx rt;
640  rt = rtx_alloc_stat (code PASS_MEM_STAT);
641
642  PUT_MODE (rt, mode);
643  XINT (rt, 0) = arg0;
644  XSTR (rt, 1) = arg1;
645  XVEC (rt, 2) = arg2;
646
647  return rt;
648}
649
650#define gen_rtx_fmt_isE(c, m, p0, p1, p2)\
651        gen_rtx_fmt_isE_stat (c, m, p0, p1, p2 MEM_STAT_INFO)
652
653static inline rtx
654gen_rtx_fmt_iE_stat (RTX_CODE code, enum machine_mode mode,
655        int arg0,
656        rtvec arg1 MEM_STAT_DECL)
657{
658  rtx rt;
659  rt = rtx_alloc_stat (code PASS_MEM_STAT);
660
661  PUT_MODE (rt, mode);
662  XINT (rt, 0) = arg0;
663  XVEC (rt, 1) = arg1;
664
665  return rt;
666}
667
668#define gen_rtx_fmt_iE(c, m, p0, p1)\
669        gen_rtx_fmt_iE_stat (c, m, p0, p1 MEM_STAT_INFO)
670
671static inline rtx
672gen_rtx_fmt_ss_stat (RTX_CODE code, enum machine_mode mode,
673        const char *arg0,
674        const char *arg1 MEM_STAT_DECL)
675{
676  rtx rt;
677  rt = rtx_alloc_stat (code PASS_MEM_STAT);
678
679  PUT_MODE (rt, mode);
680  XSTR (rt, 0) = arg0;
681  XSTR (rt, 1) = arg1;
682
683  return rt;
684}
685
686#define gen_rtx_fmt_ss(c, m, p0, p1)\
687        gen_rtx_fmt_ss_stat (c, m, p0, p1 MEM_STAT_INFO)
688
689static inline rtx
690gen_rtx_fmt_eE_stat (RTX_CODE code, enum machine_mode mode,
691        rtx arg0,
692        rtvec arg1 MEM_STAT_DECL)
693{
694  rtx rt;
695  rt = rtx_alloc_stat (code PASS_MEM_STAT);
696
697  PUT_MODE (rt, mode);
698  XEXP (rt, 0) = arg0;
699  XVEC (rt, 1) = arg1;
700
701  return rt;
702}
703
704#define gen_rtx_fmt_eE(c, m, p0, p1)\
705        gen_rtx_fmt_eE_stat (c, m, p0, p1 MEM_STAT_INFO)
706
707static inline rtx
708gen_rtx_fmt_ses_stat (RTX_CODE code, enum machine_mode mode,
709        const char *arg0,
710        rtx arg1,
711        const char *arg2 MEM_STAT_DECL)
712{
713  rtx rt;
714  rt = rtx_alloc_stat (code PASS_MEM_STAT);
715
716  PUT_MODE (rt, mode);
717  XSTR (rt, 0) = arg0;
718  XEXP (rt, 1) = arg1;
719  XSTR (rt, 2) = arg2;
720
721  return rt;
722}
723
724#define gen_rtx_fmt_ses(c, m, p0, p1, p2)\
725        gen_rtx_fmt_ses_stat (c, m, p0, p1, p2 MEM_STAT_INFO)
726
727static inline rtx
728gen_rtx_fmt_sss_stat (RTX_CODE code, enum machine_mode mode,
729        const char *arg0,
730        const char *arg1,
731        const char *arg2 MEM_STAT_DECL)
732{
733  rtx rt;
734  rt = rtx_alloc_stat (code PASS_MEM_STAT);
735
736  PUT_MODE (rt, mode);
737  XSTR (rt, 0) = arg0;
738  XSTR (rt, 1) = arg1;
739  XSTR (rt, 2) = arg2;
740
741  return rt;
742}
743
744#define gen_rtx_fmt_sss(c, m, p0, p1, p2)\
745        gen_rtx_fmt_sss_stat (c, m, p0, p1, p2 MEM_STAT_INFO)
746
747static inline rtx
748gen_rtx_fmt_sse_stat (RTX_CODE code, enum machine_mode mode,
749        const char *arg0,
750        const char *arg1,
751        rtx arg2 MEM_STAT_DECL)
752{
753  rtx rt;
754  rt = rtx_alloc_stat (code PASS_MEM_STAT);
755
756  PUT_MODE (rt, mode);
757  XSTR (rt, 0) = arg0;
758  XSTR (rt, 1) = arg1;
759  XEXP (rt, 2) = arg2;
760
761  return rt;
762}
763
764#define gen_rtx_fmt_sse(c, m, p0, p1, p2)\
765        gen_rtx_fmt_sse_stat (c, m, p0, p1, p2 MEM_STAT_INFO)
766
767static inline rtx
768gen_rtx_fmt_sies_stat (RTX_CODE code, enum machine_mode mode,
769        const char *arg0,
770        int arg1,
771        rtx arg2,
772        const char *arg3 MEM_STAT_DECL)
773{
774  rtx rt;
775  rt = rtx_alloc_stat (code PASS_MEM_STAT);
776
777  PUT_MODE (rt, mode);
778  XSTR (rt, 0) = arg0;
779  XINT (rt, 1) = arg1;
780  XEXP (rt, 2) = arg2;
781  XSTR (rt, 3) = arg3;
782
783  return rt;
784}
785
786#define gen_rtx_fmt_sies(c, m, p0, p1, p2, p3)\
787        gen_rtx_fmt_sies_stat (c, m, p0, p1, p2, p3 MEM_STAT_INFO)
788
789static inline rtx
790gen_rtx_fmt_sE_stat (RTX_CODE code, enum machine_mode mode,
791        const char *arg0,
792        rtvec arg1 MEM_STAT_DECL)
793{
794  rtx rt;
795  rt = rtx_alloc_stat (code PASS_MEM_STAT);
796
797  PUT_MODE (rt, mode);
798  XSTR (rt, 0) = arg0;
799  XVEC (rt, 1) = arg1;
800
801  return rt;
802}
803
804#define gen_rtx_fmt_sE(c, m, p0, p1)\
805        gen_rtx_fmt_sE_stat (c, m, p0, p1 MEM_STAT_INFO)
806
807static inline rtx
808gen_rtx_fmt_ii_stat (RTX_CODE code, enum machine_mode mode,
809        int arg0,
810        int arg1 MEM_STAT_DECL)
811{
812  rtx rt;
813  rt = rtx_alloc_stat (code PASS_MEM_STAT);
814
815  PUT_MODE (rt, mode);
816  XINT (rt, 0) = arg0;
817  XINT (rt, 1) = arg1;
818
819  return rt;
820}
821
822#define gen_rtx_fmt_ii(c, m, p0, p1)\
823        gen_rtx_fmt_ii_stat (c, m, p0, p1 MEM_STAT_INFO)
824
825static inline rtx
826gen_rtx_fmt_Ee_stat (RTX_CODE code, enum machine_mode mode,
827        rtvec arg0,
828        rtx arg1 MEM_STAT_DECL)
829{
830  rtx rt;
831  rt = rtx_alloc_stat (code PASS_MEM_STAT);
832
833  PUT_MODE (rt, mode);
834  XVEC (rt, 0) = arg0;
835  XEXP (rt, 1) = arg1;
836
837  return rt;
838}
839
840#define gen_rtx_fmt_Ee(c, m, p0, p1)\
841        gen_rtx_fmt_Ee_stat (c, m, p0, p1 MEM_STAT_INFO)
842
843static inline rtx
844gen_rtx_fmt_sEsE_stat (RTX_CODE code, enum machine_mode mode,
845        const char *arg0,
846        rtvec arg1,
847        const char *arg2,
848        rtvec arg3 MEM_STAT_DECL)
849{
850  rtx rt;
851  rt = rtx_alloc_stat (code PASS_MEM_STAT);
852
853  PUT_MODE (rt, mode);
854  XSTR (rt, 0) = arg0;
855  XVEC (rt, 1) = arg1;
856  XSTR (rt, 2) = arg2;
857  XVEC (rt, 3) = arg3;
858
859  return rt;
860}
861
862#define gen_rtx_fmt_sEsE(c, m, p0, p1, p2, p3)\
863        gen_rtx_fmt_sEsE_stat (c, m, p0, p1, p2, p3 MEM_STAT_INFO)
864
865static inline rtx
866gen_rtx_fmt_ssss_stat (RTX_CODE code, enum machine_mode mode,
867        const char *arg0,
868        const char *arg1,
869        const char *arg2,
870        const char *arg3 MEM_STAT_DECL)
871{
872  rtx rt;
873  rt = rtx_alloc_stat (code PASS_MEM_STAT);
874
875  PUT_MODE (rt, mode);
876  XSTR (rt, 0) = arg0;
877  XSTR (rt, 1) = arg1;
878  XSTR (rt, 2) = arg2;
879  XSTR (rt, 3) = arg3;
880
881  return rt;
882}
883
884#define gen_rtx_fmt_ssss(c, m, p0, p1, p2, p3)\
885        gen_rtx_fmt_ssss_stat (c, m, p0, p1, p2, p3 MEM_STAT_INFO)
886
887
888#define gen_rtx_VALUE(MODE) \
889  gen_rtx_fmt_0 (VALUE, (MODE))
890#define gen_rtx_DEBUG_EXPR(MODE) \
891  gen_rtx_fmt_0 (DEBUG_EXPR, (MODE))
892#define gen_rtx_EXPR_LIST(MODE, ARG0, ARG1) \
893  gen_rtx_fmt_ee (EXPR_LIST, (MODE), (ARG0), (ARG1))
894#define gen_rtx_INSN_LIST(MODE, ARG0, ARG1) \
895  gen_rtx_fmt_ue (INSN_LIST, (MODE), (ARG0), (ARG1))
896#define gen_rtx_INT_LIST(MODE, ARG0, ARG1) \
897  gen_rtx_fmt_ie (INT_LIST, (MODE), (ARG0), (ARG1))
898#define gen_rtx_SEQUENCE(MODE, ARG0) \
899  gen_rtx_fmt_E (SEQUENCE, (MODE), (ARG0))
900#define gen_rtx_ADDRESS(MODE, ARG0) \
901  gen_rtx_fmt_i (ADDRESS, (MODE), (ARG0))
902#define gen_rtx_DEBUG_INSN(MODE, ARG0, ARG1, ARG2, ARG3, ARG4, ARG5, ARG6, ARG7) \
903  gen_rtx_fmt_iuuBeiie (DEBUG_INSN, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4), (ARG5), (ARG6), (ARG7))
904#define gen_rtx_INSN(MODE, ARG0, ARG1, ARG2, ARG3, ARG4, ARG5, ARG6, ARG7) \
905  gen_rtx_fmt_iuuBeiie (INSN, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4), (ARG5), (ARG6), (ARG7))
906#define gen_rtx_JUMP_INSN(MODE, ARG0, ARG1, ARG2, ARG3, ARG4, ARG5, ARG6, ARG7) \
907  gen_rtx_fmt_iuuBeiie0 (JUMP_INSN, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4), (ARG5), (ARG6), (ARG7))
908#define gen_rtx_CALL_INSN(MODE, ARG0, ARG1, ARG2, ARG3, ARG4, ARG5, ARG6, ARG7, ARG8) \
909  gen_rtx_fmt_iuuBeiiee (CALL_INSN, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4), (ARG5), (ARG6), (ARG7), (ARG8))
910#define gen_rtx_JUMP_TABLE_DATA(MODE, ARG0, ARG1, ARG2, ARG3, ARG4) \
911  gen_rtx_fmt_iuuBe0000 (JUMP_TABLE_DATA, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4))
912#define gen_rtx_BARRIER(MODE, ARG0, ARG1, ARG2) \
913  gen_rtx_fmt_iuu00000 (BARRIER, (MODE), (ARG0), (ARG1), (ARG2))
914#define gen_rtx_CODE_LABEL(MODE, ARG0, ARG1, ARG2, ARG3, ARG4, ARG5) \
915  gen_rtx_fmt_iuuB00is (CODE_LABEL, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4), (ARG5))
916#define gen_rtx_COND_EXEC(MODE, ARG0, ARG1) \
917  gen_rtx_fmt_ee (COND_EXEC, (MODE), (ARG0), (ARG1))
918#define gen_rtx_PARALLEL(MODE, ARG0) \
919  gen_rtx_fmt_E (PARALLEL, (MODE), (ARG0))
920#define gen_rtx_ASM_INPUT(MODE, ARG0, ARG1) \
921  gen_rtx_fmt_si (ASM_INPUT, (MODE), (ARG0), (ARG1))
922#define gen_rtx_ASM_OPERANDS(MODE, ARG0, ARG1, ARG2, ARG3, ARG4, ARG5, ARG6) \
923  gen_rtx_fmt_ssiEEEi (ASM_OPERANDS, (MODE), (ARG0), (ARG1), (ARG2), (ARG3), (ARG4), (ARG5), (ARG6))
924#define gen_rtx_UNSPEC(MODE, ARG0, ARG1) \
925  gen_rtx_fmt_Ei (UNSPEC, (MODE), (ARG0), (ARG1))
926#define gen_rtx_UNSPEC_VOLATILE(MODE, ARG0, ARG1) \
927  gen_rtx_fmt_Ei (UNSPEC_VOLATILE, (MODE), (ARG0), (ARG1))
928#define gen_rtx_ADDR_VEC(MODE, ARG0) \
929  gen_rtx_fmt_E (ADDR_VEC, (MODE), (ARG0))
930#define gen_rtx_ADDR_DIFF_VEC(MODE, ARG0, ARG1, ARG2, ARG3) \
931  gen_rtx_fmt_eEee0 (ADDR_DIFF_VEC, (MODE), (ARG0), (ARG1), (ARG2), (ARG3))
932#define gen_rtx_PREFETCH(MODE, ARG0, ARG1, ARG2) \
933  gen_rtx_fmt_eee (PREFETCH, (MODE), (ARG0), (ARG1), (ARG2))
934#define gen_rtx_SET(MODE, ARG0, ARG1) \
935  gen_rtx_fmt_ee (SET, (MODE), (ARG0), (ARG1))
936#define gen_rtx_USE(MODE, ARG0) \
937  gen_rtx_fmt_e (USE, (MODE), (ARG0))
938#define gen_rtx_CLOBBER(MODE, ARG0) \
939  gen_rtx_fmt_e (CLOBBER, (MODE), (ARG0))
940#define gen_rtx_CALL(MODE, ARG0, ARG1) \
941  gen_rtx_fmt_ee (CALL, (MODE), (ARG0), (ARG1))
942#define gen_rtx_raw_RETURN(MODE) \
943  gen_rtx_fmt_ (RETURN, (MODE))
944#define gen_rtx_raw_SIMPLE_RETURN(MODE) \
945  gen_rtx_fmt_ (SIMPLE_RETURN, (MODE))
946#define gen_rtx_EH_RETURN(MODE) \
947  gen_rtx_fmt_ (EH_RETURN, (MODE))
948#define gen_rtx_TRAP_IF(MODE, ARG0, ARG1) \
949  gen_rtx_fmt_ee (TRAP_IF, (MODE), (ARG0), (ARG1))
950#define gen_rtx_raw_CONST_INT(MODE, ARG0) \
951  gen_rtx_fmt_w (CONST_INT, (MODE), (ARG0))
952#define gen_rtx_raw_CONST_VECTOR(MODE, ARG0) \
953  gen_rtx_fmt_E (CONST_VECTOR, (MODE), (ARG0))
954#define gen_rtx_CONST_STRING(MODE, ARG0) \
955  gen_rtx_fmt_s (CONST_STRING, (MODE), (ARG0))
956#define gen_rtx_CONST(MODE, ARG0) \
957  gen_rtx_fmt_e (CONST, (MODE), (ARG0))
958#define gen_rtx_raw_PC(MODE) \
959  gen_rtx_fmt_ (PC, (MODE))
960#define gen_rtx_raw_REG(MODE, ARG0) \
961  gen_rtx_fmt_i00 (REG, (MODE), (ARG0))
962#define gen_rtx_SCRATCH(MODE) \
963  gen_rtx_fmt_0 (SCRATCH, (MODE))
964#define gen_rtx_raw_SUBREG(MODE, ARG0, ARG1) \
965  gen_rtx_fmt_ei (SUBREG, (MODE), (ARG0), (ARG1))
966#define gen_rtx_STRICT_LOW_PART(MODE, ARG0) \
967  gen_rtx_fmt_e (STRICT_LOW_PART, (MODE), (ARG0))
968#define gen_rtx_CONCAT(MODE, ARG0, ARG1) \
969  gen_rtx_fmt_ee (CONCAT, (MODE), (ARG0), (ARG1))
970#define gen_rtx_CONCATN(MODE, ARG0) \
971  gen_rtx_fmt_E (CONCATN, (MODE), (ARG0))
972#define gen_rtx_raw_MEM(MODE, ARG0) \
973  gen_rtx_fmt_e0 (MEM, (MODE), (ARG0))
974#define gen_rtx_LABEL_REF(MODE, ARG0) \
975  gen_rtx_fmt_u (LABEL_REF, (MODE), (ARG0))
976#define gen_rtx_SYMBOL_REF(MODE, ARG0) \
977  gen_rtx_fmt_s00 (SYMBOL_REF, (MODE), (ARG0))
978#define gen_rtx_raw_CC0(MODE) \
979  gen_rtx_fmt_ (CC0, (MODE))
980#define gen_rtx_IF_THEN_ELSE(MODE, ARG0, ARG1, ARG2) \
981  gen_rtx_fmt_eee (IF_THEN_ELSE, (MODE), (ARG0), (ARG1), (ARG2))
982#define gen_rtx_COMPARE(MODE, ARG0, ARG1) \
983  gen_rtx_fmt_ee (COMPARE, (MODE), (ARG0), (ARG1))
984#define gen_rtx_PLUS(MODE, ARG0, ARG1) \
985  gen_rtx_fmt_ee (PLUS, (MODE), (ARG0), (ARG1))
986#define gen_rtx_MINUS(MODE, ARG0, ARG1) \
987  gen_rtx_fmt_ee (MINUS, (MODE), (ARG0), (ARG1))
988#define gen_rtx_NEG(MODE, ARG0) \
989  gen_rtx_fmt_e (NEG, (MODE), (ARG0))
990#define gen_rtx_MULT(MODE, ARG0, ARG1) \
991  gen_rtx_fmt_ee (MULT, (MODE), (ARG0), (ARG1))
992#define gen_rtx_SS_MULT(MODE, ARG0, ARG1) \
993  gen_rtx_fmt_ee (SS_MULT, (MODE), (ARG0), (ARG1))
994#define gen_rtx_US_MULT(MODE, ARG0, ARG1) \
995  gen_rtx_fmt_ee (US_MULT, (MODE), (ARG0), (ARG1))
996#define gen_rtx_DIV(MODE, ARG0, ARG1) \
997  gen_rtx_fmt_ee (DIV, (MODE), (ARG0), (ARG1))
998#define gen_rtx_SS_DIV(MODE, ARG0, ARG1) \
999  gen_rtx_fmt_ee (SS_DIV, (MODE), (ARG0), (ARG1))
1000#define gen_rtx_US_DIV(MODE, ARG0, ARG1) \
1001  gen_rtx_fmt_ee (US_DIV, (MODE), (ARG0), (ARG1))
1002#define gen_rtx_MOD(MODE, ARG0, ARG1) \
1003  gen_rtx_fmt_ee (MOD, (MODE), (ARG0), (ARG1))
1004#define gen_rtx_UDIV(MODE, ARG0, ARG1) \
1005  gen_rtx_fmt_ee (UDIV, (MODE), (ARG0), (ARG1))
1006#define gen_rtx_UMOD(MODE, ARG0, ARG1) \
1007  gen_rtx_fmt_ee (UMOD, (MODE), (ARG0), (ARG1))
1008#define gen_rtx_AND(MODE, ARG0, ARG1) \
1009  gen_rtx_fmt_ee (AND, (MODE), (ARG0), (ARG1))
1010#define gen_rtx_IOR(MODE, ARG0, ARG1) \
1011  gen_rtx_fmt_ee (IOR, (MODE), (ARG0), (ARG1))
1012#define gen_rtx_XOR(MODE, ARG0, ARG1) \
1013  gen_rtx_fmt_ee (XOR, (MODE), (ARG0), (ARG1))
1014#define gen_rtx_NOT(MODE, ARG0) \
1015  gen_rtx_fmt_e (NOT, (MODE), (ARG0))
1016#define gen_rtx_ASHIFT(MODE, ARG0, ARG1) \
1017  gen_rtx_fmt_ee (ASHIFT, (MODE), (ARG0), (ARG1))
1018#define gen_rtx_ROTATE(MODE, ARG0, ARG1) \
1019  gen_rtx_fmt_ee (ROTATE, (MODE), (ARG0), (ARG1))
1020#define gen_rtx_ASHIFTRT(MODE, ARG0, ARG1) \
1021  gen_rtx_fmt_ee (ASHIFTRT, (MODE), (ARG0), (ARG1))
1022#define gen_rtx_LSHIFTRT(MODE, ARG0, ARG1) \
1023  gen_rtx_fmt_ee (LSHIFTRT, (MODE), (ARG0), (ARG1))
1024#define gen_rtx_ROTATERT(MODE, ARG0, ARG1) \
1025  gen_rtx_fmt_ee (ROTATERT, (MODE), (ARG0), (ARG1))
1026#define gen_rtx_SMIN(MODE, ARG0, ARG1) \
1027  gen_rtx_fmt_ee (SMIN, (MODE), (ARG0), (ARG1))
1028#define gen_rtx_SMAX(MODE, ARG0, ARG1) \
1029  gen_rtx_fmt_ee (SMAX, (MODE), (ARG0), (ARG1))
1030#define gen_rtx_UMIN(MODE, ARG0, ARG1) \
1031  gen_rtx_fmt_ee (UMIN, (MODE), (ARG0), (ARG1))
1032#define gen_rtx_UMAX(MODE, ARG0, ARG1) \
1033  gen_rtx_fmt_ee (UMAX, (MODE), (ARG0), (ARG1))
1034#define gen_rtx_PRE_DEC(MODE, ARG0) \
1035  gen_rtx_fmt_e (PRE_DEC, (MODE), (ARG0))
1036#define gen_rtx_PRE_INC(MODE, ARG0) \
1037  gen_rtx_fmt_e (PRE_INC, (MODE), (ARG0))
1038#define gen_rtx_POST_DEC(MODE, ARG0) \
1039  gen_rtx_fmt_e (POST_DEC, (MODE), (ARG0))
1040#define gen_rtx_POST_INC(MODE, ARG0) \
1041  gen_rtx_fmt_e (POST_INC, (MODE), (ARG0))
1042#define gen_rtx_PRE_MODIFY(MODE, ARG0, ARG1) \
1043  gen_rtx_fmt_ee (PRE_MODIFY, (MODE), (ARG0), (ARG1))
1044#define gen_rtx_POST_MODIFY(MODE, ARG0, ARG1) \
1045  gen_rtx_fmt_ee (POST_MODIFY, (MODE), (ARG0), (ARG1))
1046#define gen_rtx_NE(MODE, ARG0, ARG1) \
1047  gen_rtx_fmt_ee (NE, (MODE), (ARG0), (ARG1))
1048#define gen_rtx_EQ(MODE, ARG0, ARG1) \
1049  gen_rtx_fmt_ee (EQ, (MODE), (ARG0), (ARG1))
1050#define gen_rtx_GE(MODE, ARG0, ARG1) \
1051  gen_rtx_fmt_ee (GE, (MODE), (ARG0), (ARG1))
1052#define gen_rtx_GT(MODE, ARG0, ARG1) \
1053  gen_rtx_fmt_ee (GT, (MODE), (ARG0), (ARG1))
1054#define gen_rtx_LE(MODE, ARG0, ARG1) \
1055  gen_rtx_fmt_ee (LE, (MODE), (ARG0), (ARG1))
1056#define gen_rtx_LT(MODE, ARG0, ARG1) \
1057  gen_rtx_fmt_ee (LT, (MODE), (ARG0), (ARG1))
1058#define gen_rtx_GEU(MODE, ARG0, ARG1) \
1059  gen_rtx_fmt_ee (GEU, (MODE), (ARG0), (ARG1))
1060#define gen_rtx_GTU(MODE, ARG0, ARG1) \
1061  gen_rtx_fmt_ee (GTU, (MODE), (ARG0), (ARG1))
1062#define gen_rtx_LEU(MODE, ARG0, ARG1) \
1063  gen_rtx_fmt_ee (LEU, (MODE), (ARG0), (ARG1))
1064#define gen_rtx_LTU(MODE, ARG0, ARG1) \
1065  gen_rtx_fmt_ee (LTU, (MODE), (ARG0), (ARG1))
1066#define gen_rtx_UNORDERED(MODE, ARG0, ARG1) \
1067  gen_rtx_fmt_ee (UNORDERED, (MODE), (ARG0), (ARG1))
1068#define gen_rtx_ORDERED(MODE, ARG0, ARG1) \
1069  gen_rtx_fmt_ee (ORDERED, (MODE), (ARG0), (ARG1))
1070#define gen_rtx_UNEQ(MODE, ARG0, ARG1) \
1071  gen_rtx_fmt_ee (UNEQ, (MODE), (ARG0), (ARG1))
1072#define gen_rtx_UNGE(MODE, ARG0, ARG1) \
1073  gen_rtx_fmt_ee (UNGE, (MODE), (ARG0), (ARG1))
1074#define gen_rtx_UNGT(MODE, ARG0, ARG1) \
1075  gen_rtx_fmt_ee (UNGT, (MODE), (ARG0), (ARG1))
1076#define gen_rtx_UNLE(MODE, ARG0, ARG1) \
1077  gen_rtx_fmt_ee (UNLE, (MODE), (ARG0), (ARG1))
1078#define gen_rtx_UNLT(MODE, ARG0, ARG1) \
1079  gen_rtx_fmt_ee (UNLT, (MODE), (ARG0), (ARG1))
1080#define gen_rtx_LTGT(MODE, ARG0, ARG1) \
1081  gen_rtx_fmt_ee (LTGT, (MODE), (ARG0), (ARG1))
1082#define gen_rtx_SIGN_EXTEND(MODE, ARG0) \
1083  gen_rtx_fmt_e (SIGN_EXTEND, (MODE), (ARG0))
1084#define gen_rtx_ZERO_EXTEND(MODE, ARG0) \
1085  gen_rtx_fmt_e (ZERO_EXTEND, (MODE), (ARG0))
1086#define gen_rtx_TRUNCATE(MODE, ARG0) \
1087  gen_rtx_fmt_e (TRUNCATE, (MODE), (ARG0))
1088#define gen_rtx_FLOAT_EXTEND(MODE, ARG0) \
1089  gen_rtx_fmt_e (FLOAT_EXTEND, (MODE), (ARG0))
1090#define gen_rtx_FLOAT_TRUNCATE(MODE, ARG0) \
1091  gen_rtx_fmt_e (FLOAT_TRUNCATE, (MODE), (ARG0))
1092#define gen_rtx_FLOAT(MODE, ARG0) \
1093  gen_rtx_fmt_e (FLOAT, (MODE), (ARG0))
1094#define gen_rtx_FIX(MODE, ARG0) \
1095  gen_rtx_fmt_e (FIX, (MODE), (ARG0))
1096#define gen_rtx_UNSIGNED_FLOAT(MODE, ARG0) \
1097  gen_rtx_fmt_e (UNSIGNED_FLOAT, (MODE), (ARG0))
1098#define gen_rtx_UNSIGNED_FIX(MODE, ARG0) \
1099  gen_rtx_fmt_e (UNSIGNED_FIX, (MODE), (ARG0))
1100#define gen_rtx_FRACT_CONVERT(MODE, ARG0) \
1101  gen_rtx_fmt_e (FRACT_CONVERT, (MODE), (ARG0))
1102#define gen_rtx_UNSIGNED_FRACT_CONVERT(MODE, ARG0) \
1103  gen_rtx_fmt_e (UNSIGNED_FRACT_CONVERT, (MODE), (ARG0))
1104#define gen_rtx_SAT_FRACT(MODE, ARG0) \
1105  gen_rtx_fmt_e (SAT_FRACT, (MODE), (ARG0))
1106#define gen_rtx_UNSIGNED_SAT_FRACT(MODE, ARG0) \
1107  gen_rtx_fmt_e (UNSIGNED_SAT_FRACT, (MODE), (ARG0))
1108#define gen_rtx_ABS(MODE, ARG0) \
1109  gen_rtx_fmt_e (ABS, (MODE), (ARG0))
1110#define gen_rtx_SQRT(MODE, ARG0) \
1111  gen_rtx_fmt_e (SQRT, (MODE), (ARG0))
1112#define gen_rtx_BSWAP(MODE, ARG0) \
1113  gen_rtx_fmt_e (BSWAP, (MODE), (ARG0))
1114#define gen_rtx_FFS(MODE, ARG0) \
1115  gen_rtx_fmt_e (FFS, (MODE), (ARG0))
1116#define gen_rtx_CLRSB(MODE, ARG0) \
1117  gen_rtx_fmt_e (CLRSB, (MODE), (ARG0))
1118#define gen_rtx_CLZ(MODE, ARG0) \
1119  gen_rtx_fmt_e (CLZ, (MODE), (ARG0))
1120#define gen_rtx_CTZ(MODE, ARG0) \
1121  gen_rtx_fmt_e (CTZ, (MODE), (ARG0))
1122#define gen_rtx_POPCOUNT(MODE, ARG0) \
1123  gen_rtx_fmt_e (POPCOUNT, (MODE), (ARG0))
1124#define gen_rtx_PARITY(MODE, ARG0) \
1125  gen_rtx_fmt_e (PARITY, (MODE), (ARG0))
1126#define gen_rtx_SIGN_EXTRACT(MODE, ARG0, ARG1, ARG2) \
1127  gen_rtx_fmt_eee (SIGN_EXTRACT, (MODE), (ARG0), (ARG1), (ARG2))
1128#define gen_rtx_ZERO_EXTRACT(MODE, ARG0, ARG1, ARG2) \
1129  gen_rtx_fmt_eee (ZERO_EXTRACT, (MODE), (ARG0), (ARG1), (ARG2))
1130#define gen_rtx_HIGH(MODE, ARG0) \
1131  gen_rtx_fmt_e (HIGH, (MODE), (ARG0))
1132#define gen_rtx_LO_SUM(MODE, ARG0, ARG1) \
1133  gen_rtx_fmt_ee (LO_SUM, (MODE), (ARG0), (ARG1))
1134#define gen_rtx_VEC_MERGE(MODE, ARG0, ARG1, ARG2) \
1135  gen_rtx_fmt_eee (VEC_MERGE, (MODE), (ARG0), (ARG1), (ARG2))
1136#define gen_rtx_VEC_SELECT(MODE, ARG0, ARG1) \
1137  gen_rtx_fmt_ee (VEC_SELECT, (MODE), (ARG0), (ARG1))
1138#define gen_rtx_VEC_CONCAT(MODE, ARG0, ARG1) \
1139  gen_rtx_fmt_ee (VEC_CONCAT, (MODE), (ARG0), (ARG1))
1140#define gen_rtx_VEC_DUPLICATE(MODE, ARG0) \
1141  gen_rtx_fmt_e (VEC_DUPLICATE, (MODE), (ARG0))
1142#define gen_rtx_SS_PLUS(MODE, ARG0, ARG1) \
1143  gen_rtx_fmt_ee (SS_PLUS, (MODE), (ARG0), (ARG1))
1144#define gen_rtx_US_PLUS(MODE, ARG0, ARG1) \
1145  gen_rtx_fmt_ee (US_PLUS, (MODE), (ARG0), (ARG1))
1146#define gen_rtx_SS_MINUS(MODE, ARG0, ARG1) \
1147  gen_rtx_fmt_ee (SS_MINUS, (MODE), (ARG0), (ARG1))
1148#define gen_rtx_SS_NEG(MODE, ARG0) \
1149  gen_rtx_fmt_e (SS_NEG, (MODE), (ARG0))
1150#define gen_rtx_US_NEG(MODE, ARG0) \
1151  gen_rtx_fmt_e (US_NEG, (MODE), (ARG0))
1152#define gen_rtx_SS_ABS(MODE, ARG0) \
1153  gen_rtx_fmt_e (SS_ABS, (MODE), (ARG0))
1154#define gen_rtx_SS_ASHIFT(MODE, ARG0, ARG1) \
1155  gen_rtx_fmt_ee (SS_ASHIFT, (MODE), (ARG0), (ARG1))
1156#define gen_rtx_US_ASHIFT(MODE, ARG0, ARG1) \
1157  gen_rtx_fmt_ee (US_ASHIFT, (MODE), (ARG0), (ARG1))
1158#define gen_rtx_US_MINUS(MODE, ARG0, ARG1) \
1159  gen_rtx_fmt_ee (US_MINUS, (MODE), (ARG0), (ARG1))
1160#define gen_rtx_SS_TRUNCATE(MODE, ARG0) \
1161  gen_rtx_fmt_e (SS_TRUNCATE, (MODE), (ARG0))
1162#define gen_rtx_US_TRUNCATE(MODE, ARG0) \
1163  gen_rtx_fmt_e (US_TRUNCATE, (MODE), (ARG0))
1164#define gen_rtx_FMA(MODE, ARG0, ARG1, ARG2) \
1165  gen_rtx_fmt_eee (FMA, (MODE), (ARG0), (ARG1), (ARG2))
1166#define gen_rtx_VAR_LOCATION(MODE, ARG0, ARG1, ARG2) \
1167  gen_rtx_fmt_tei (VAR_LOCATION, (MODE), (ARG0), (ARG1), (ARG2))
1168#define gen_rtx_DEBUG_IMPLICIT_PTR(MODE, ARG0) \
1169  gen_rtx_fmt_t (DEBUG_IMPLICIT_PTR, (MODE), (ARG0))
1170#define gen_rtx_ENTRY_VALUE(MODE) \
1171  gen_rtx_fmt_0 (ENTRY_VALUE, (MODE))
1172#define gen_rtx_DEBUG_PARAMETER_REF(MODE, ARG0) \
1173  gen_rtx_fmt_t (DEBUG_PARAMETER_REF, (MODE), (ARG0))
1174#define gen_rtx_MATCH_OPERAND(MODE, ARG0, ARG1, ARG2) \
1175  gen_rtx_fmt_iss (MATCH_OPERAND, (MODE), (ARG0), (ARG1), (ARG2))
1176#define gen_rtx_MATCH_SCRATCH(MODE, ARG0, ARG1) \
1177  gen_rtx_fmt_is (MATCH_SCRATCH, (MODE), (ARG0), (ARG1))
1178#define gen_rtx_MATCH_OPERATOR(MODE, ARG0, ARG1, ARG2) \
1179  gen_rtx_fmt_isE (MATCH_OPERATOR, (MODE), (ARG0), (ARG1), (ARG2))
1180#define gen_rtx_MATCH_PARALLEL(MODE, ARG0, ARG1, ARG2) \
1181  gen_rtx_fmt_isE (MATCH_PARALLEL, (MODE), (ARG0), (ARG1), (ARG2))
1182#define gen_rtx_MATCH_DUP(MODE, ARG0) \
1183  gen_rtx_fmt_i (MATCH_DUP, (MODE), (ARG0))
1184#define gen_rtx_MATCH_OP_DUP(MODE, ARG0, ARG1) \
1185  gen_rtx_fmt_iE (MATCH_OP_DUP, (MODE), (ARG0), (ARG1))
1186#define gen_rtx_MATCH_PAR_DUP(MODE, ARG0, ARG1) \
1187  gen_rtx_fmt_iE (MATCH_PAR_DUP, (MODE), (ARG0), (ARG1))
1188#define gen_rtx_MATCH_CODE(MODE, ARG0, ARG1) \
1189  gen_rtx_fmt_ss (MATCH_CODE, (MODE), (ARG0), (ARG1))
1190#define gen_rtx_MATCH_TEST(MODE, ARG0) \
1191  gen_rtx_fmt_s (MATCH_TEST, (MODE), (ARG0))
1192#define gen_rtx_DEFINE_DELAY(MODE, ARG0, ARG1) \
1193  gen_rtx_fmt_eE (DEFINE_DELAY, (MODE), (ARG0), (ARG1))
1194#define gen_rtx_DEFINE_PREDICATE(MODE, ARG0, ARG1, ARG2) \
1195  gen_rtx_fmt_ses (DEFINE_PREDICATE, (MODE), (ARG0), (ARG1), (ARG2))
1196#define gen_rtx_DEFINE_SPECIAL_PREDICATE(MODE, ARG0, ARG1, ARG2) \
1197  gen_rtx_fmt_ses (DEFINE_SPECIAL_PREDICATE, (MODE), (ARG0), (ARG1), (ARG2))
1198#define gen_rtx_DEFINE_REGISTER_CONSTRAINT(MODE, ARG0, ARG1, ARG2) \
1199  gen_rtx_fmt_sss (DEFINE_REGISTER_CONSTRAINT, (MODE), (ARG0), (ARG1), (ARG2))
1200#define gen_rtx_DEFINE_CONSTRAINT(MODE, ARG0, ARG1, ARG2) \
1201  gen_rtx_fmt_sse (DEFINE_CONSTRAINT, (MODE), (ARG0), (ARG1), (ARG2))
1202#define gen_rtx_DEFINE_MEMORY_CONSTRAINT(MODE, ARG0, ARG1, ARG2) \
1203  gen_rtx_fmt_sse (DEFINE_MEMORY_CONSTRAINT, (MODE), (ARG0), (ARG1), (ARG2))
1204#define gen_rtx_DEFINE_ADDRESS_CONSTRAINT(MODE, ARG0, ARG1, ARG2) \
1205  gen_rtx_fmt_sse (DEFINE_ADDRESS_CONSTRAINT, (MODE), (ARG0), (ARG1), (ARG2))
1206#define gen_rtx_EXCLUSION_SET(MODE, ARG0, ARG1) \
1207  gen_rtx_fmt_ss (EXCLUSION_SET, (MODE), (ARG0), (ARG1))
1208#define gen_rtx_PRESENCE_SET(MODE, ARG0, ARG1) \
1209  gen_rtx_fmt_ss (PRESENCE_SET, (MODE), (ARG0), (ARG1))
1210#define gen_rtx_FINAL_PRESENCE_SET(MODE, ARG0, ARG1) \
1211  gen_rtx_fmt_ss (FINAL_PRESENCE_SET, (MODE), (ARG0), (ARG1))
1212#define gen_rtx_ABSENCE_SET(MODE, ARG0, ARG1) \
1213  gen_rtx_fmt_ss (ABSENCE_SET, (MODE), (ARG0), (ARG1))
1214#define gen_rtx_FINAL_ABSENCE_SET(MODE, ARG0, ARG1) \
1215  gen_rtx_fmt_ss (FINAL_ABSENCE_SET, (MODE), (ARG0), (ARG1))
1216#define gen_rtx_DEFINE_AUTOMATON(MODE, ARG0) \
1217  gen_rtx_fmt_s (DEFINE_AUTOMATON, (MODE), (ARG0))
1218#define gen_rtx_AUTOMATA_OPTION(MODE, ARG0) \
1219  gen_rtx_fmt_s (AUTOMATA_OPTION, (MODE), (ARG0))
1220#define gen_rtx_DEFINE_RESERVATION(MODE, ARG0, ARG1) \
1221  gen_rtx_fmt_ss (DEFINE_RESERVATION, (MODE), (ARG0), (ARG1))
1222#define gen_rtx_DEFINE_INSN_RESERVATION(MODE, ARG0, ARG1, ARG2, ARG3) \
1223  gen_rtx_fmt_sies (DEFINE_INSN_RESERVATION, (MODE), (ARG0), (ARG1), (ARG2), (ARG3))
1224#define gen_rtx_DEFINE_ATTR(MODE, ARG0, ARG1, ARG2) \
1225  gen_rtx_fmt_sse (DEFINE_ATTR, (MODE), (ARG0), (ARG1), (ARG2))
1226#define gen_rtx_DEFINE_ENUM_ATTR(MODE, ARG0, ARG1, ARG2) \
1227  gen_rtx_fmt_sse (DEFINE_ENUM_ATTR, (MODE), (ARG0), (ARG1), (ARG2))
1228#define gen_rtx_ATTR(MODE, ARG0) \
1229  gen_rtx_fmt_s (ATTR, (MODE), (ARG0))
1230#define gen_rtx_SET_ATTR(MODE, ARG0, ARG1) \
1231  gen_rtx_fmt_ss (SET_ATTR, (MODE), (ARG0), (ARG1))
1232#define gen_rtx_SET_ATTR_ALTERNATIVE(MODE, ARG0, ARG1) \
1233  gen_rtx_fmt_sE (SET_ATTR_ALTERNATIVE, (MODE), (ARG0), (ARG1))
1234#define gen_rtx_EQ_ATTR(MODE, ARG0, ARG1) \
1235  gen_rtx_fmt_ss (EQ_ATTR, (MODE), (ARG0), (ARG1))
1236#define gen_rtx_EQ_ATTR_ALT(MODE, ARG0, ARG1) \
1237  gen_rtx_fmt_ii (EQ_ATTR_ALT, (MODE), (ARG0), (ARG1))
1238#define gen_rtx_ATTR_FLAG(MODE, ARG0) \
1239  gen_rtx_fmt_s (ATTR_FLAG, (MODE), (ARG0))
1240#define gen_rtx_COND(MODE, ARG0, ARG1) \
1241  gen_rtx_fmt_Ee (COND, (MODE), (ARG0), (ARG1))
1242#define gen_rtx_DEFINE_SUBST(MODE, ARG0, ARG1, ARG2, ARG3) \
1243  gen_rtx_fmt_sEsE (DEFINE_SUBST, (MODE), (ARG0), (ARG1), (ARG2), (ARG3))
1244#define gen_rtx_DEFINE_SUBST_ATTR(MODE, ARG0, ARG1, ARG2, ARG3) \
1245  gen_rtx_fmt_ssss (DEFINE_SUBST_ATTR, (MODE), (ARG0), (ARG1), (ARG2), (ARG3))
1246
1247#endif /* GCC_GENRTL_H */
Note: See TracBrowser for help on using the repository browser.